Documente online.
Zona de administrare documente. Fisierele tale
Am uitat parola x Creaza cont nou
 HomeExploreaza
upload
Upload






























CIRCUITE DE DEMULTIPLEXARE

Informatica


CIRCUITE DE DEMULTIPLEXARE

GENERALITATI



Circuite de demultiplexare (DEMUX-urile) sunt c.l.c care permit transmiterea datelor de la o intrare unica la una din cele m iesiri selectate printr-un cuvant de cod (adresa ). Schema unui DEMUX cu m iesiri si p bare de adresa (m=2p) este prezentata in fig de mai jos :

A0 Ap-1

DEMUX

  Y0 I (o singura intrare) ----- ----- --------------> --- Ym-1 CIRCUITUL DE DEMULTIPLEXARE CU 4 IESIRI Circuitul de demultiplexare cu m=4 iesiri (Y0, Y1, Y2, Y3 )are p=2 bare de adresa (A0, A1).Pornind de la tabelul de adevar al unui astfel de circuit se scriu functiile de iesire : Y0=IA1A0 , Y1=IA1A0 , Y2=IA1A0, Y3=IA1A0 si se obtine varianta de implementare din fig 5.2.

A1

A0

I

Y0

Y1

Y2

Y3

Tinand seama de disponibilul de circuite integrate :CDB 408 (4xSi cu cate 2 intrari , fig A3) si CDB 404 (6 inversoare , fig A.2)si utilizand proprietatea de asociativitate a functiei SI :x1x2x3= x1(x2x3) , portile logice SI cu 3 intrari se pot sintetiza din porti logice SI cu 2 intrari , asa cum este ilustrat in fig 5.3:

In aceste conditii circuitul se transforma de maniera circuitului din fig 5.4

CONVERTOARE DE COD

GENERALITATI

Convertorul de cod este un c.l.c care permite transformarea unui cod binary in altul .

Schema bloc a unui convertor de n/m biti este prezentata in fig :

CONVERTOR

de

COD

 

I0 O0

Cod binar

Initial In-1 Cod binar final

Om-1

CONVERTORUL DE COD DIN COD BINAR NATURAL IN COD (Gray)

Schema bloc a unui convertor pe 4 biti din cod binary natural in cod Gray se obtine din codul binary natural astfel :

G0- repeta primele 2 locatii ale lui B0 , dupa care se reflecta din 2 in 2 locatii

G1-repeta primele 4 locatii ale lui B1 , dupa care se reflecat din 4 in 4 locatii

G2 -repeta primele 8 locatii ale lui B2 dupa care se reflecta din 8 in 8 locatii ;

G3-repeta B3

Convertor

de

cod

 

B0 G0

B1 G1 Cod binar reflectat

B2 G2

B3 G3

Tabelul de adevar al convertorului de cod "binar natural-Gray "

B3

B2

B1

B0

G3

G2

G1

G0





1

 

Pornind de la tabel, alcatuim diagramele VK pentru G3, G2 ,G1,G0. Dupa minimizare obtinem urmatoarele expresii :

G3=B3

G2=B2 + B3

G1=B1 + B2

G0= B0 B1

A caror implementare conduce la schema din fig :

CONVERTOR DE COD "GRAY- BINAR NATURAL"

Tabelul de adevar al convertorului este prezentat mai jos :

Intrucat aplicarea procedeului este destul de laborioasa, apelam la urmatorul artificiu : cunoscut fiind faptul ca A A B = B, calculam cu ajutorul relatiilor urmatoarele sume modulo 2 :

CIRCUITE DE CODIFICARE

Codificatorul este un c.l.c cu n intrari si m iesiri de adresa

Codificatorul de adresa simplu

Acesta furnizeaza la iesire un cuvant binar de m biti atunci cand numai una din cele n intrari ale sale este activata .

Deci nr cuvintelor furnizate este n= 2m -1.Codificatoarele constituie de fapt subsisteme ale unor circuite integrate M.S.I, sau L.S.I cum ar fi :convertoarele de cod, circuitele ROM, PLA, etc.

In lucrare se va sintetiza un codificator de dresa cu 7 intrari , deci cuvantul de adresa va fi format din 3 biti : n=7, m=3.Mai jos sunt prezentate expresiile functiilor de iesire si se obtine varianta de implementare prezentata in fig de mai jos

Observatie

este interzisa activarea simultana a mai multor linii de intrare , deoarece se pot crea confuzii . In cazul in care nu se poate evita activarea simultana a mai multor intrari, se folosesc circuite de codificare prioritare .

CIRCUITE DE DECODIFICARE

decodificatorul este un c.l.c cu n intrari si m iesiri, realizat in tehnologie MSI,care activeaza una sau mai multe iesiri in functie de cuvantul de cod aplicat la intraare m=2n .

Schema bloc a unui decodificator este prezentata in fig :

Decodificatorul de adresa

Activeaza linia de iesire a carei adresa codificata binary este aplicata la intrari .

Schema bloc a fost prezentata mai sus iar din tabelul de adevar se obtin expresiile functiilor de implementare :

A1

A 0

Y 0

Y1

Y2

Y3

0

0

1

0

0

0

0

1

0

1

0

0

1

0

0

0

1

0

1

1

0

0

0

1

Decodificatorul BCD-zecimal

Prescurtarea BCD semnifica " zecimal codat binar ".Spre deosebire de codul binary natural, BCD nu include combinatiile binare 1010 , 1011, 1100, 1110,1111, combinatii ce corespund numerelorzecimale 10, 11, 12,13, 14 si 15.

Decodificatorul BCD -7 segmente integrat (CDB 447) accepta un cod de intrare BCD si produce iesirile adecvate pentru selectarea segmentelor unui digit cu 7 segmente utilizat pentru reprezentarea numerelor zecimale 0, 1 ..9 .

cele 7 iesiri , active in stare "jos" , selecteaza elementele corespunzatoare ale display-ului cu 7 segmente .

Display-ul este format din 7 led-uri , asezate in spatele fantelor care reprezinta segmentele si conectate electric. Modul de formare al nr zecimale 0, 1 ..9 cu ajutorul celor 7 segmente este prezentat mai jos :

se observa ca segmentele activate in cazul combinatiilor logice de intrare interzise in BCD (ce corespund numerelor 10, 11 .. 15)nu au practic nici o semnificatie .





Document Info


Accesari: 9702
Apreciat: hand-up

Comenteaza documentul:

Nu esti inregistrat
Trebuie sa fii utilizator inregistrat pentru a putea comenta


Creaza cont nou

A fost util?

Daca documentul a fost util si crezi ca merita
sa adaugi un link catre el la tine in site


in pagina web a site-ului tau.




eCoduri.com - coduri postale, contabile, CAEN sau bancare

Politica de confidentialitate | Termenii si conditii de utilizare




Copyright © Contact (SCRIGROUP Int. 2024 )