REALIZAREA FUNCsIEI LOGICE CABLATE

REALIZAREA FUNCsIEI LOGICE CABLATE

CU CIRCUITE LOGICE

1. SCOPUL LUCRĂRII

Se vor studia circuitele logice cu colector deschis respectiv cu drenă deschisă si circuitele cu trei stări. Se vor analiza de asemenea posibilităsile de realizare a magistralelor utilizând funcsia cablată.

2. CONSIDERAsII TEORETICE

Un dezavantaj important al circuitelor integrate TTL sau MOS cu structură obisnuită este că nu permit realizarea funcsiei sI cablat (uneori impropriu denumită SAU-cablat sau SAU-fantomă), adică legarea iesirilor împreună pentru a obsine funcsia logică sI. Acest mod de lucru este destul de solicitat în construcsia sistemelor numerice, în special în elaborarea magistralelor.

Să considerăm două porsi TTL de tip sI-NU cu structură obisnuită (etaj de iesire în contratimp) ale căror iesiri sunt cuplate în paralel (figura 5.1). Dacă ambele iesiri sunt simultan în 0 logic sau în 1 logic circuitul funcsionează corect. În cazul în care o iesire se află în 0 logic si alta în 1 logic se realizează practic punerea la masă a tranzistorului Q₃², curentul prin acesta fiind limitat numai de dioda D₃² si rezistensa R₄² de 130 . Aceasta determină disiparea unei puteri excesiv de mari în tranzistoarele Q₄¹ si Q₃² si în rezistensa R₄². Drept consecinsă, parametrii porsii se modifică, sau se distrug tranzistoarele prin ambalare termică.

Dacă iesirile a două porsi MO 14114h79o S se conectează în paralel, în cazul în care o iesire este în 1 logic si alta în 0 logic, nivelul de tensiune de la iesire este determinat de divizorul de tensiune format de tranzistoarele cu canal n si p aflate simultan în conducsie.

Circuitul de iesire al configurasiilor CMOS realizat cu tranzistoare cu efect de câmp complementare, la care intensitatea curentului este comandată prin tensiunea de intrare , permite reprezentarea tranzistoarelor MOS de la iesire prin rezistense controlate prin tensiunea aplicată între electrodul de comandă si electrodul sursă. Valoarea divizorului rezistiv ce decide nivelul tensiunii de iesire este rezultatul a diferite combinasii ale impedanselor canalelor n si p din circuitul de iesire, blocate sau deschise. Din acest motiv, impedansa de iesire va avea valori dependente de starea logică a iesirii, de tipul circuitului si numărul intrărilor comandate. Valoarea impedansei de iesire depinde de asemenea de tensiunea de alimentare si temperatura ambiantă.

Din datele de catalog rezultă că impedansa de iesire a circuitului MMC 4011, la o tensiune de alimentare de 5 V este Z_n=10³ în starea 0 logic si Z_p=10³ în starea 1 logic. Pentru circuitul MMC 4001, în aceleasi condisii rezultă Z_p=10³ în starea 1 logic si Z_n=500 în starea 0 logic.

Având în vedere aceste caracteristici, consecinsa conectării în paralel a iesirilor a două porsi sI-NU (MMC 4011) ar fi o tensiune de 0.5 V_DD în cazul în care o iesire este în 1 logic si alta în 0 logic, tensiune care nu este adecvată pentru comanda circuitelor logice CMOS.

Pentru a cupla, totusi, în paralel mai multe porsi se utilizează circuite de tip colector în gol sau circuite cu trei stări.

În schema electrică a porsii TTL cu colector în gol se păstrează în întregime etajul de intrare si separatorul de nivel utilizate în construcsia porsii fundamentale. S-a modificat însă etajul de iesire din care s-a păstrat numai tranzistorul Q₄ (figura 5.2). În acest caz, colectoarele tranzistoarelor Q₄ aparsinând diferitelor circuite pot fi legate împreună, punctul comun fiind conectat printr-o rezistensă la sursă. Există circuite cu colector în gol pentru care sursa poate fi de 5V, 15V, 30V, permisând astfel obsinerea la iesire si a altor nivele de tensiune pentru starea 1 logic decât nivelul TTL.

Rezistensa comună nu este inclusă în structura integrată, ea fiind calculată de proiectantul schemei în funcsie de numărul porsilor conectate împreună (n) si de numărul porsilor TTL care trebuie comandate de către această iesire comună (N).

O valoare mare a rezistensei comune (R_c) va reduce consumul de putere dar măreste impedansa de iesire. Deoarece o valoare ridicată a impedansei de iesire va mări întârzierea în propagarea semnalelor si sensibilitatea la zgomot, este necesar un compromis între timpul de comutare si consumul de putere.

Calculul rezistensei R_c se face în funcsie de nivelul logic de la iesirea comună, de curentul debitat de porsile conectate în paralel si de curensii absorbisi de porsile comandate.

În cazul nivelului 1 logic la iesire va rezulta:

iar pentru nivelul 0 logic la iesire:

Valorile rezistenselor de sarcină se calculează în următoarele condisii:

V_cc=5V±5%, I_OHmax=250 A, I_OLmax=16mA, I_ILmax=1.6mA, I_IHmax=40 A, V_OHmin=2.4V, V_OLmax=0.4V.

În cazul unei singure porsi, cu încărcare maximă prin calculul lui R_Lmin rezultă o rezistensă infinită. Neavând altă solusie, se constată experimental că o rezistensă R_L=4k satisface condisiile de 1 si 0 logic la iesire.

Având de exemplu de realizat funcsia implementată în figura 5.3 este necesară o logică pe trei nivele ceea ce duce la o întârziere mare. Aceeasi funcsie se poate implementa cu circuite cu colectorul în gol. Funcsia realizată poartă numele de sI-cablat (simbolul punctat).

Circuitul realizează funcsia sI între iesirile porsilor sI-NU. Întregul circuit realizează funcsia sI-SAU-NU pentru grupul de variabile de la intrarea porsilor sI-NU. Aceasta explică denumirea improprie de SAU-cablat (uneori SAU-fantomă) care nu este corectă deoarece adevărata funcsie ce se realizează prin conectarea în paralel a porsilor cu colectorul în gol este sI-cablat.

Valoarea rezistensei R_c rezultă mult mai mare decât cea a rezistensei R₄ utilizată de etajul de iesire în contratimp. Acest lucru are influensă negativă asupra vitezei de comutare si a imunităsii la zgomot.

Impedimentele introduse de rezistensa R_c sunt înlăturate în cazul circuitelor cu trei stări (TSL - Three State Logic). În circuitul de iesire în contratimp al unei porsi TTL în permanensă unul din tranzistoarele Q₃ sau Q₄ conduce. Dacă s-ar putea realiza blocarea ambelor tranzistoare, atunci circuitul de iesire ar fi izolat si, văzută dinspre iesire, poarta TTL s-ar putea prezenta ca o impedansă mare. Circuitul ar dispune atunci de trei stări (funcsionând totusi binar): starea 0 logic, starea 1 logic si starea de impedansă mare, care lasă iesirea flotantă atunci când cele două tranzistoare sunt blocate.

Schema unui inversor TTL cu trei stări se prezintă în figura 5.4.

Intrarea de inhibare I permite funcsionarea ca un inversor obisnuit dacă I=0. Dacă I=1, B=0, D se deschide, Q₁ se saturează, Q₂ si Q₄ se blochează, Q₃ se va bloca si el deoarece prin dioda D deschisă potensialul bazei sale coboară la 0.7V deci circuitul va prezenta la iesire o impedansă mare (HZ - înaltă impedansă).

În regim dinamic, pe lângă timpii de propagare cunoscusi t_PLH si t_PHL mai apar următorii parametrii:

- timpii de stabilire a impedansei ridicate plecând din starea 0 logic t_LZ, respectiv din starea 1 logic, t_HZ;

- timpii de iesire din starea de înaltă impedansă si trecerea în starea 0 logic, t_ZL, respectiv în starea 1 logic, t_ZH.

Având în vedere aceste întârzieri se ajunge la valori în jur de 25 ns pentru timpul total de propagare prin astfel de porsi. Această valoare este superioară celei caracteristice porsilor TTL obisnuite dar este mult inferioară celei obsinute în cazul circuitelor cu colector în gol.

O posibilitate de obsinere a stării de înaltă impedansă la iesire este oferită si de circuitele TTL, seria normală, CDB 450 si CDB 454, prin utilizarea intrării de expandare ca intrare de inhibare.

si în cazul circuitelor CMOS se pot realiza etaje de iesire care să poată fi aduse într-o stare de înaltă impedansă. Un astfel de etaj consine două tranzistoare cu canal n si două tranzistoare cu canal p (figura 5.5). O pereche de tranzistoare p-n operează cu funcsie de inversor standard, iar cea de-a doua pereche funcsionează ca un comutator închis-deschis comandat de intrarea de validare E (enable).

Dacă intrarea E este în starea 1 logic, tranzistoarele Q₁ si Q₃ sunt deschise iar iesirea poate prezenta nivelele 1 si 0 logic. Când intrarea E este în starea 0 logic, indiferent de nivelele logice prezentate la intrare impedansa de iesire este ridicată (mai mare de 10¹⁰ la 25 C).

În construcsia magistralelor se utilizează pe scară largă atât circuitele cu colector în gol cât si cele cu trei stări. La liniile magistralei se conectează atât elemente emisătoare (iesirea conectată la magistrală) cât si receptoare (intrarea conectată la magistrală). Pentru o funcsionare corectă a magistralei este necesar ca la un anumit moment dat să aibă accesul la magistrală doar un singur emisător, numărul receptoarelor fiind nelimitat.

Unui circuit legat la o magistrală i se atribuie, de regulă, în sistem o funcsionare atât de emisător, cât si de receptor. În acest caz, intrările de comandă trebuie să permită atât înscrierea (iesirea) unui cuvânt pe magistrală, cât si citirea (intrarea) unui cuvânt de pe magistrală. Printr-un semnal de comandă RD (read), de autorizare a citirii, cuvântul de pe magistrală este introdus în circuit prin porsi sI iar printr-un semnal de autorizare a iesirii pe magistrală WR (pentru circuite cu colector în gol - figura 5.6.a) respectiv (pentru circuite cu trei stări - figura 5.6.b) cuvântul din circuit este înscris pe magistrală. Pentru ca atunci când nu există activitate pe magistrală (toate emisătoarele sunt invalidate) toate liniile să aibă acelasi potensial, acestea

se conectează prin rezistense de ridicare la 1 logic. Dacă la magistrală sunt cuplate numai circuite TTL, în locul rezistenselor de ridicare, se pot utiliza terminatori de magistrală (grup de rezistense montate la extremităsile traseelor magistralei pentru adaptarea împotriva reflexiilor) figura 5.6.c.

3. MERSUL LUCRĂRII

Se studiază modul de funcsionare a porsilor cu colector în gol puse la dispozisie. Pentru 1 logic la iesire se măreste R_c până V_OH scade sub 2.4V. Se notează valoarea R_cmax si se compară cu cea calculată. Pentru 0 logic la iesire se micsorează R_c până când V_OL creste peste 0.4V. se notează valoarea R_cmin si se compară cu cea calculată. Se repetă operasiile de mai sus pentu diferite încărcări.

Se verifică tabelul de adevăr al funcsiei logice realizate de circuitul din figura 5.3.b. Se încarcă circuitul realizat cu 10 sarcini TTL si se studiază comportarea în regim dinamic a schemei aplicând la una din intrări un semnal de la un generator de impulsuri. Frecvensa de lucru va fi de minimum 1MHz. Se va studia comportarea circuitului dacă la iesire se conectează si un condensator de 2000pF.

Se studiază parametrii statici si comportarea dinamică a circuitelor cu trei stări. Se analizează funcsionarea unui circuit cu trei stări realizat cu porsi de transmisie.

Se realizează circuitul din figura 5.6.a si se analizează comportarea în regim static si dinamic. Utilizând datele de catalog si schema internă se va analiza comportarea acestui circuit în regim static si dinamic.

Se realizează circuitul din figura 5.6.b si se compară rezultatele cu cele de la punctul 3.4.

4. CONsINUTUL REFERATULUI

- Prezentarea sumară a circuitelor cu colector în gol si cu trei stări TTL si CMOS.

- Configurasia terminalelor pentru circuitele utilizate în lucrare.

- Schemele realizate cu completarea numerotării terminalelor, tabele de măsurători, reprezentări grafice ale caracteristicilor.